A heterogeneous implementation (SW/HW) of an image processing algorithm running on a Yocto-linux OS
-
Updated
Mar 4, 2024 - Verilog
A heterogeneous implementation (SW/HW) of an image processing algorithm running on a Yocto-linux OS
The codes and artifacts associated with our MICRO'22 paper titled: "Adaptable Butterfly Accelerator for Attention-based NNs via Hardware and Algorithm Co-design"
Blake2 RTL implementation
Projekt zaliczeniowy w ramach przedmiotu "Systemy Cyfrowe". Projekt miał na celu stworzenie układu DSP do pomiaru odległości za pomocą odbitego światła lasera. Wykonano układ który można finalnie uruchomić na płytce Cyclone IV Altera (model EP4CE6E22), który można sterować bezpośrednio na płytce. Objaśnienie projektu znajduje się w załączonym do…
Convolutional accelerator kernel, target ASIC & FPGA
TCP/IP and UDP/IP protocol stack off-loading
Co-processor for whole genome alignment
Synthesizeable VHDL and Verilog implementation of 64-point FFT/IFFT Processor with Q4.12 Fixed Point Data Format.
Network Packet classification on FPGA
Small-scale Tensor Processing Unit built on an FPGA
Add a description, image, and links to the fpga-accelerator topic page so that developers can more easily learn about it.
To associate your repository with the fpga-accelerator topic, visit your repo's landing page and select "manage topics."